# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

10-228786

(43)Date of publication of application: 25.08.1998

(51)Int.CI.

G11C 16/02

(21)Application number: 09-031810

(71)Applicant: MITSUBISHI ELECTRIC CORP

(22)Date of filing:

17.02.1997


(72)Inventor: TSUJI NAOKI

# (54) NON-VOLATILE SEMICONDUCTOR MEMORY AND ITS THRESHOLD VALUE CONTROL METHOD

### (57)Abstract:

PROBLEM TO BE SOLVED: To suppress the occurrence of over program bit at the time of writing and erasing operation in a non-volatile semiconductor memory and its threshold value control method.

SOLUTION: When data is written in a memory cell transistor, initial setting of applied pulse voltage, a pulse duration, and a verifying voltage level is performed (step S1), and a memory cell transistor of one bit performing write—in is selected (step S2), and pulse voltage is applied (step S3). At the time, it is judged whether the set verifying voltage level is satisfied or not (step S4), when it is not satisfied, a pulse is applied again (step S3). When it is satisfied, it is judged whether the level is the last verifying voltage level or not (step S5), when it is not satisfied, applied pulse voltage, pulse duration are decreased (step S6), and a verifying voltage level is updated (step S7). If it is satisfied, writing is finished.



#### LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]



#### (19) 日本国特許庁 (JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号

# 特開平10-228786

(43) 公開日 平成10年(1998) 8月25日

(51) Int.Cl.<sup>6</sup>

G11C 16/02

識別記号

FΙ

G11C 17/00

601Q

611A

審査請求 未請求 請求項の数8 OL (全 18 頁)

(21)出願番号

特顯平9-31810

(71)出願人 000006013

三菱電機株式会社

東京都千代田区丸の内二丁目2番3号

(22)出願日 平成9年(1997)2月17日

(72) 発明者 辻 直樹

東京都千代田区丸の内二丁目2番3号 三

菱電機株式会社内

(74)代理人 弁理士 吉田 茂明 (外2名)


#### (54) 【発明の名称】 不揮発性半導体記憶装置及びその閾値制御方法

#### (57)【要約】

【課題】 不揮発性半導体記憶装置及びその閾値制御方法において、書き込み及び消去の動作の際にオーバープログラムビットの発生の抑制を図る。

【解決手段】 メモリセルトランジスタの書き込みをするにあたって、印加パルス電圧・パルス時間及びベリファイ電圧レベルの初期設定を行い(ステップS1)、書き込みを行う1ビットのメモリセルトランジスタを選択し(ステップS2)、パルス電圧印加を行う(ステップS3)。この時、設定されたベリファイ電圧レベルを満足するかの判断を行い(ステップS4)、満足しなければ再度パルス印加を行う(ステップS3)。もし、満足するのであれば最終ベリファイ電圧レベルであるかどうかの判断を行い(ステップS5)、満足しなければ印加パルス電圧・パルス時間の減少を図り(ステップS

- 6)、ベリファイ電圧レベルを更新する(ステップS
- 7)。もし、満足するのであれば書き込みは終了する。



(2)

特開平10-228786

1

#### 【特許請求の範囲】

【請求項1】 メモリセルアレイを有し、該メモリセルアレイにおけるメモリトランジスタの閾値を変化させることにより情報を記憶する不揮発性半導体記憶装置であって、

前記メモリセルトランジスタの閾値を変化させるためのパルスを発生するパルス発生器を備え、前記パルスはパルス電圧、パルス時間の少なくとも一方が可変であり、前記パルスによる前記メモリセルトランジスタの閾値の変化をベリファイするためのベリファイ電圧を発生するベリファイ電圧発生器をさらに備え、前記ベリファイ電圧は少なくとも第1、第2のベリファイ電圧を含み、前記メモリセルトランジスタの閾値変化時に、当該閾値が前記第1、第2のベリファイ電圧の間に入ったことに応答して、前記パルス発生器における前記パルス電圧の絶対値、パルス時間の少なくとも一方を減少させる制御

【請求項2】 前記ベリファイ電圧は第1~第n(n≥3)のベリファイ電圧を含み、

手段をさらに備える、不揮発性半導体記憶装置。

前記制御手段は、前記メモリセルトランジスタの閾値変 20 化時に、当該閾値が第1、第2のベリファイ電圧の間、第2、第3のベリファイ電圧の間、・・・第(n-1)、第nのベリファイ電圧の間に入る毎に順次これに 応答して、前記パルス発生器における前記パルス電圧の 絶対値、パルス時間の少なくとも一方を順次減少させる、請求項1記載の不揮発性半導体記憶装置。

【請求項3】 前記制御手段による前記パルス電圧の絶対値、パルス時間の少なくとも一方の減少は、前記メモリセルトランジスタのドレインに印加される前記パルスについて行われる、請求項1又は2記載の不揮発性半導体記憶装置。

【請求項4】 前記制御手段による前記パルス電圧の絶対値、パルス時間の少なくとも一方の減少は、前記メモリセルトランジスタのコントロールゲートに印加される前記パルスについて行われる、請求項1又は2記載の不揮発性半導体記憶装置。

【請求項5】 前記制御手段による前記パルス電圧の絶対値、パルス時間の少なくとも一方の減少は、前記メモリセルトランジスタのドレイン及びコントロールゲートに印加される前記パルスについて行われる、請求項1又 40は2記載の不揮発性半導体記憶装置。

【請求項6】 メモリセルアレイを有し、該メモリセルアレイにおけるメモリセルトランジスタの閾値を変化させることにより情報を記憶する不揮発性半導体記憶装置の閾値制御方法であって、

前記メモリセルトランジスタの閾値の変化をベリファイ しつつ前記閾値を第1の変化割合で変化させる第1のス テップと、

前記第1のステップにおいて前記閾値が第1のベリファ イ電圧と第2のベリファイ電圧の間に入ったことに応答 50

して、前記閾値の変化をベリファイしつつ前記閾値を前 記第1の変化割合よりも緩やかな第2の変化割合で変化 させる第2のステップと、を備える不揮発性半導体記憶 装置の閾値制御方法。

【請求項7】 前記閾値が第1、第2のベリファイ電圧の間、第2、第3のベリファイ電圧の間、・・・第(n-1)、第nのベリファイ電圧の間(n≥3)に入る毎に順次これに応答して、前記閾値の変化割合を順次緩やかな変化割合に変更しつつ前記閾値を変化させることを特徴とする、請求項6記載の不揮発性半導体記憶装置の閾値制御方法。

【請求項8】 前記メモリセルトランジスタの前記閾値の変化割合の変更は、前記閾値を変化させるために前記メモリセルトランジスタに印加されるパルスにおけるパルス電圧の絶対値、パルス時間の少なくとも一方を減少させることにより行われる、請求項6又は7記載の不揮発性半導体記憶装置の閾値制御方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】この発明は、不揮発性半導体 記憶装置に関し、特に、電気的な情報の書き込み及び消 去が可能な不揮発性半導体記憶装置に関するものであ る。

[0002]

【従来の技術】従来の不揮発性半導体記憶装置における DINOR型 (AND型)、NOR型及びNAND型の フラッシュメモリの書き込み動作を説明する断面図を、 図41、図44及び図45に示す。また、DINOR型 (AND型) のフラッシュメモリに書き込み電圧を印加した場合に、ベリファイごとの書き込み時間を一定 (400 $\mu$ SEC) とした場合のメモリセルトランジスタの 閾値の変化を図42、ベリファイごとの書き込み時間を 徐々に長くした場合のメモリセルトランジスタの閾値の 変化を図43に示す。

【0003】図41~図45において各参照符号は次のものを示す。100はゲート端子、101はドレイン端子、102はフローティング状態のソース端子、103はコントロールゲート、104はフローティングゲート、105はn\*拡散層であるドレイン、106はn\*拡散層であるソース、107は接地されているp型半導体基板、108、110はメモリセルトランジスタの書き込み速度が遅い時のグラフ、109、111はメモリセルトランジスタの書き込み速度が速い時のグラフ、112は接地されているソース端子、113は接地されているドレイン端子である。

【0004】図41に示すように、DINOR型(AND型)のフラッシュメモリにおいての書き込みは、コントロールゲート端子100、ドレイン端子101及びソース端子102を、それぞれ負あるいはゼロの電位(Vg≤0V)、正の電位(Vd>0V)、フローティング

(3)

特開平10-228786

3

の状態にし、FNトンネル現象を利用することで、フロ ーティングゲート104から電子を引き抜きドレイン1 05へ移動させることで行っていた (IEICE TRANS.ELEC TRON, VOL. E77-C, NO. 8, AUGUST 1994の1279-1285頁及びIE DM 1992の991-993頁記載)。一方、NOR型のフラッシ ュメモリの場合、図44に示すように、コントロールゲ ート端子100、ドレイン端子101、ソース端子11 2を、それぞれ正の電位(Vg>0V)、正の電位(V d>0V)、GND電位の状態にし、電子をGNDから ソース106、p型半導体基板107を介し、フローテ ィングゲート104へ注入することで書き込みを行って いた (IEDM 1990の115-118頁)。又、図45に示すよう に、NAND型フラッシュメモリにおいては、コントロ ールゲート端子100、ソース端子112、ドレイン端 子113を、それぞれ正の電位(Vg>0V)、GND 電位、GND電位の状態にし、FNトンネル現象を利用 することで、電子をGND接地されているp型半導体基 板107から抜き出し、フローティングゲート104へ 注入することで書き込みを行っていた(IEDM 1987の552 -555頁)。

【0005】このような不揮発性半導体記憶装置の書き込みにおいては、各端子(ドレイン端子、コントロールゲート端子、ソース端子)に印加する電圧を一定値にするか、又はベリファイごとに不揮発性半導体記憶装置に印加する電圧が最大値に達するまで徐々に各端子の印加電圧の差を大きくしていた。

【0006】図42に示すように、メモリセルトランジスタが書き込みされやすく、1回目に書き込みでベリファイ閾値電圧(Vv)に限りなく近くなったメモリセルトランジスタ(109)の閾値(109a)が、ベリファイ後の2回目のメモリセルトランジスタへの書き込みで0V(オーバープログラムレベルVo)以下の閾値(109b)となっている。それに対して、1回目の書き込みで書き込みが遅く、ベリファイ閾値電圧よりある程度大きい閾値(108a)のメモリセルトランジスタ(108)は次の書き込みで、ベリファイ閾値電圧(Vv)と0V(Vo)の間に閾値(108b)が設定され

【0007】また、この現象はフラッシュメモリの低電 40 圧化が進み、ベリファイ閾値電圧が低くなる(0Vに近づく)ほど厳しくなるのはいうまでもない。

Vo以下とならないためオーバープログラム不良とはな

【0008】さらに、図43に示すように、あるベリファイ回数毎に書き込み電圧印加時間を段々と長くするという方式も存在する。この方式の場合は、関値電圧がベリファイ関値電圧に限りなく近いメモリセルトランジスタに、次の書き込みでそれまでより長い時間書き込み電圧が印加されると、前述の書き込み時間一定の場合よりさらに、オーバープログラム不良になりやすい。

[0009]

らない。

【発明が解決しようとする課題】従来の不揮発性半導体記憶装置は上記のように構成されているので、次のような問題点を内包している。即ち、図42の従来技術では、メモリセルトランジスタの閾値電圧がベリファイ閾値電圧Vャに限りなく近い場合(109a)、大きく離れている場合(108a)に関係なく、メモリセルトランジスタに加える電圧及び時間は一定である。そこで、書き込み速度が速く、閾値がベリファイ閾値電圧Vャに限りなく近くなったメモリセルトランジスタの場合(109a)は、ベリファイ後の次の書き込みで閾値が0V以下になり(109b)、オーバープログラム不良になることがあるという問題があった。

Δ

【0010】又、本現象は印加電圧が高く、一回の書き込み量が大きい(書き込み速度が速い)方が起こりやすい。それに対して、書き込み閾値の制御性を高めるために、印加電圧を小さくして書き込み速度を遅くすると、トータルの書き込み時間の大幅な増大を招くという問題が生じていた。

【0011】さらに、図43に示すように、あるベリフ 20 ァイ回数毎に書き込み電圧印加時間を段々と長くすると いう方式の場合は、前述したように図42の書き込み時 問一定の場合よりさらに、オーバープログラム不良にな りやすいという問題があった。

【〇〇12】以上は、書き込みがフローティングゲートからの電子の引き抜きに相当するDINOR型及びAND型フラッシュメモリについて説明したが、書き込みがフローティングゲートへの電子の注入に相当するNOR型及びNAND型フラシュメモリにおいても上記と同様の問題がある。すなわち、NOR型やNAND型フラシュメモリを構成する場合、書き込みレベルを複数設定する必要がある。そして情報の書き込みは、メモリセルトランジスタの閾値を複数の書き込みは、メモリセルトランジスタの閾値を複数の書き込みは、メモリセルトランジスタの閾値を複数の書き込みは、メモリセルトランジスタの閾値を複数の書き込みし、メモリセルトランジスタの閾値を複数の書き込みは、メモリセルトランジスタの閾値を複数の書き込みは、メモリセルトランジスタの閾値を複数の書き込みは、メモリセルトランジスタの閾値を複数の書き込みしていた。上述したオーバープログラムと同様の問題(前記特定のレベル間から書き込み閾値が外れる場合)が発生するので、書き込み閾値の制御性を向上させなければならない。

【0013】この発明は、上記のような問題点を解消するためになされたものであり、閾値変化の制御性を良くすることでオーバープログラムビットの発生を抑制する不揮発性半導体記憶装置及びその閾値制御方法を提供することを目的としている。

[0014]

【課題を解決するための手段】第1の発明に係る不揮発性半導体記憶装置は、メモリセルアレイを有し、該メモリセルアレイにおけるメモリトランジスタの閾値を変化させることにより情報を記憶する不揮発性半導体記憶装置であって、前記メモリセルトランジスタの閾値を変化させるためのパルスを発生するパルス発生器を備え、前記パルスはパルス電圧、パルス時間の少なくとも一方が

5

可変であり、前記パルスによる前記メモリセルトランジ スタの閾値の変化をベリファイするためのベリファイ電 圧を発生するベリファイ電圧発生器をさらに備え、前記 ベリファイ電圧は少なくとも第1、第2のベリファイ電 圧を含み、前記メモリセルトランジスタの閾値変化時 に、当該閾値が前記第1、第2のベリファイ電圧の間に 入ったことに応答して、前記パルス発生器における前記 パルス電圧の絶対値、パルス時間の少なくとも一方を減 少させる制御手段をさらに備えている。

【0015】第2の発明に係る不揮発性半導体記憶装置 は、第1の発明の不揮発性半導体記憶装置であって、前 記ペリファイ電圧は第1~第n(n≥3)のベリファイ 電圧を含み、前記制御手段は、前記メモリセルトランジ スタの閾値変化時に、当該閾値が第1、第2のベリファ イ電圧の間、第2、第3のベリファイ電圧の間、・・・ 第(n-1)、第nのベリファイ電圧の間に入る毎に順 次これに応答して、前記パルス発生器における前記パル ス電圧の絶対値、パルス時間の少なくとも一方を順次減 少させる。

【0016】第3の発明に係る不揮発性半導体記憶装置 20 は、第1又は第2の発明の不揮発性半導体記憶装置であ って、前記制御手段による前記パルス電圧の絶対値、パ ルス時間の少なくとも一方の減少は、前記メモリセルト ランジスタのドレインに印加される前記パルスについて 行われる。

【0017】第4の発明に係る不揮発性半導体記憶装置 は、第1又は第2の発明の不揮発性半導体記憶装置であ って、前記制御手段による前記パルス電圧の絶対値、パ ルス時間の少なくとも一方の減少は、前記メモリセルト ランジスタのコントロールゲートに印加される前記パル スについて行われる。

【0018】第5の発明に係る不揮発性半導体記憶装置 は、第1又は第2の発明の不揮発性半導体記憶装置であ って、前記制御手段による前記パルス電圧の絶対値、パ ルス時間の少なくとも一方の減少は、前記メモリセルト ランジスタのドレイン及びコントロールゲートに印加さ れる前記パルスについて行われる。

【0019】第6の発明に係る不揮発性半導体記憶装置 の閾値制御方法は、メモリセルアレイを有し、該メモリ セルアレイにおけるメモリセルトランジスタの閾値を変 40 化させることにより情報を記憶する不揮発性半導体記憶 装置の閾値制御方法であって、前記メモリセルトランジ スタの閾値の変化をベリファイしつつ前記閾値を第1の 変化割合で変化させる第1のステップと、前記第1のス テップにおいて前記閾値が第1のベリファイ電圧と第2 のペリファイ電圧の間に入ったことに応答して、前記閥 値の変化をベリファイしつつ前記閾値を前記第1の変化 割合よりも緩やかな第2の変化割合で変化させる第2の ステップとを備えている。

の閾値制御方法は、第6の発明の不揮発性半導体記憶装 置の閾値制御方法であって、前記閾値が第1、第2のベ リファイ電圧の間、第2、第3のベリファイ電圧の間、 ・・・第(n-1)、第nのベリファイ電圧の間 (n≥ 3) に入る毎に順次これに応答して、前記閾値の変化割 合を順次緩やかな変化割合に変更しつつ前記閾値を変化 させることを特徴とする。

6

【0021】第8の発明に係る不揮発性半導体記憶装置 の閾値制御方法は、第6又は第7の発明の不揮発性半遵 体記憶装置の閾値制御方法であって、前記メモリセルト ランジスタの前記閾値の変化割合の変更は、前記閾値を 変化させるために前記メモリセルトランジスタに印加さ れるパルスにおけるパルス電圧の絶対値、パルス時間の 少なくとも一方を減少させることにより行われる。

[0022]

【発明の実施の形態】以下、この発明による不揮発性半 導体記憶装置及びその閾値制御方法の実施の形態につい て、図に基づき説明をする。

【0023】図1は、後述するこの発明の実施の形態1 ~3における不揮発性半導体記憶装置の回路構成を示す ブロック図である。図2は、図1中に示す不揮発性半導 体記憶装置のシーケンスコントローラの処理手順を示す フローチャートである。

【0024】図1に示すように、モード制御回路1には シーケンスコントローラ2が接続されている。このシー ケンスコントローラ2は、可変書き込み/消去ベリファ イ電圧発生器3、可変書き込み/消去パルス発生器4及 びコラムデコーダ5を制御できるように接続さている。 可変書き込み/消去ベリファイ電圧発生器3はメモリセ ルアレイ6のメモリセルの書き込みあるいは消去をベリ ファイするための電圧を発生し、この電圧をロウデコー ダ7を介して選択ワード線のメモリセルに与える。ま た、可変書き込み/消去パルス発生器4はメモリセルの 書き込みあるいは消去を行うためのパルスを発生し、こ のパルスをコラムデコーダ5を介して選択ビット線のメ モリセルあるいはロウデコーダフを介して選択ワード線 のメモリセルに与える。ここで、ベリファイ電圧印加時 に、選択されたセルの電流を読み出し、ベリファイ値を 満足するかどうかを判断するために、コラムデコーダ5 中のセンスアンプはシーケンスコントローラ2と接続さ れている。

【0025】モード制御回路1は、書き込みモード、消 去モード、読み出しモードをシーケンスコントローラ2 に指示する。以下には、書き込みあるいは消去モード時 のシーケンスコントローラ2の1ビットの書き込みある いは消去処理手順について図2に基づき説明する。

【0026】先ず、シーケンスコントローラ2により可 変書き込み/消去ベリファイ電圧発生器3、可変書き込 み/消去パルス発生器4に指示を与えることでベリファ 【0020】第7の発明に係る不揮発性半導体記憶装置 50 イ電圧レベル、書き込みあるいは消去パルス電圧の絶対

(5)

10

20

30

40

50

特開平10-228786

7

値/パルス時間の初期設定を行う(ステップS1)。

【0027】次に、コラムデコーダ5とロウデコーダ7によりメモリセルアレイ6中の書き込みあるいは消去の対象となるメモリセルを選択する(ステップS2)。

【0028】次に、可変書き込み/消去パルス発生器4によりコラムデコーダ5及びロウデコーダ7を介してステップS2で選択されたセルに書き込みあるいは消去パルス電圧を印加する(ステップS3)。これにより選択セルのメモリセルトランジスタの閾値が変化する。

【0029】そして、可変書き込み/消去ベリファイ電圧発生器4により、ロウデコーダ7を介して選択ワード線に書き込みあるいは消去ベリファイ電圧を印加し、選択セルのオン/オフにより流れる/流れない電流をコラムデコーダ5のセンスアンプを介して読み出す。これにより、シーケンスコントローラ2では選択セルの現閾値が現ベリファイ電圧レベルを満足するかどうかの判定を行う。この判定により、現ベリファイ電圧レベルを満足しなければステップS3へ戻り、満足する場合には次のステップへと進む(ステップS4)。

【0030】次に、シーケンスコントローラ2により現ベリファイ電圧レベルが最終ベリファイ電圧レベルであるかどうかの判定を行い、最終ベリファイ電圧レベルである場合は、選択セル(ビット)への書き込みあるいは消去が終了する(ステップS5)。

【0031】もし、ステップS5で最終ベリファイ電圧 レベルでないのであれば、シーケンスコントローラ2に より可変書き込み/消去パルス発生器4へ書き込みある いは消去の印加パルス電圧(絶対値)及び/又はパルス 時間を減少させるように制御を行う(ステップS6)。

【0032】そして、シーケンスコントローラ2により 可変書き込み/消去ベリファイ電圧発生器3へベリファ イ電圧レベルを更新するように制御してステップS3へ と戻る(ステップS7)。

【0033】以上は1ビット情報の書き込みあるいは消去について説明したが、一般に消去は多ビット一括に行われることが普通である。この場合、前記ステップS4での判断は、消去対象多ビットのうちいずれかのビットで、現ベリファイ電圧レベルを満足するかどうかを判断する。そして、いずれか1ビットでも現ベリファイ電圧レベルを満足すれば、ステップS5へと進み、以下、上述と同様の動作を行う。

【0034】(実施の形態1)以下には、前記図1、図2の構成をDINOR型あるいはAND型フラッシュメモリの書き込みに適用した場合について、図3~図20において、奇数番の図は書き込み動作時のドレイン電圧Vd、コントロールゲート電圧Vgの印加の手順(すなわち選択セルのメモリセルトランジスタのドレイン、コントロールゲートに対する書き込みパルスの印加手順)を示す図であり、偶数番の図は書き込みパルスの印加に伴うメモリトランジスタの閱値Vthの変化をベリファ

8 イ電圧レベルVv1、Vv2 (およびVv3) と共に示す図である。

【0035】図3に示すように、1回目に絶対値が同じ であるゲート電圧 (Vg)、ドレイン電圧 (Vd) のパ ルス電圧を200(μSEC)の時間だけステップS2で 選択されたセルに印加する。このパルス電圧絶対値・パ ルス時間はステップS1で初期設定されている。この 時、図4の選択セルの閾値の変化は、閾値8 a まで下が る(ステップS3に対応)。この様子を、図41を用い て説明するならば、コントロールゲート端子100及び ドレイン端子101への書き込みパルスの印加に応じ て、フローティングゲート104からドレイン拡散領域 105へと電子が引き抜かれる。次に、現閾値8aがス テップS1で初期設定されたベリファイ電圧レベルV v 1を満足するかどうかを判断する(ステップS4)。こ の場合、閾値8aは初期設定されたベリファイ電圧レベ ル∇∨1を満足しないのでステップS3のパルス電圧印 加の動作に戻ることとなる。2回目のステップS3も、 初期設定された図3に示すような絶対値が同じであるゲ ート電圧(Vg)、ドレイン電圧(Vd)のパルス電圧 を200(µSEC)印加すると、図4に示すように選択 セルの閾値は閾値8bとなり、ステップS4でこの閾値 8 b が初期設定されたベリファイ電圧レベルVv1を満 足するかどうかを判断して、この場合満足するので次の 動作へと移る。

【0036】次に、このベリファイ電圧レベルVv1が 最終のベリファイ電圧レベルVv2であるかどうかの判 断を行う(ステップS5)。この時は最終のベリファイ 電圧レベルVv2ではないので、印加パルス電圧 (ドレ イン電圧)の減少の動作を行い(ステップS6)、ベリ ファイ電圧レベルVv1からVv2へと更新を行う(ス テップS7)。再び、パルス電圧の3回目の印加を図3 に示すように、通常のパルス電圧値(点線)の絶対値よ りも小さいドレイン電圧(Vd)、通常のゲート電圧 (Vg) のパルス電圧により200 (μSEC) の時間だ け行うと、図4の選択セルの閾値は閾値8 cとなる(ス テップS3)。この時の閾値8cは、現ベリファイ電圧 レベルVv2を満たすので次の動作に移り(ステップS 4)、現ベリファイ電圧レベルVv2は最終のベリファ イ電圧レベルであるので (ステップS5)、書き込みは 終了する。

【0037】以上説明したように、従来の場合(図4の点線)の閾値7aでは、Vo以下となり、オーバープログラム不良が発生する。しかし、本発明ではメモリセルトランジスタの閾値がベリファイ電圧レベルVv1を初めて越えた時、3回目のドレイン電圧(書き込みパルス)が1回目、2回目に印加されていた電圧より減少している。このことで、最終的に、目標とするベリファイ電圧レベルVv2とオーバープログラムレベルVoの間で、書き込みが終了する。

40

特開平10-228786

9

【0038】上述した方法では、印加パルス電圧の絶対 値を減少することで、オーバープログラム不良の防止を 図っていたが、パルス時間を減少することでも同様の効 果は得られる。以下に、その方法を説明する。

【0039】図5及び図6に示すように、図3と同様に 1回目、2回目のパルス電圧の選択セルへの印加によ り、それぞれ閾値9a、9bとなる。ベリファイ電圧レ ベルVv1が最終のベリファイ電圧レベルではないの で、ステップS5からステップS6へと移り、今回の印 加パルス電圧・パルス時間減少のステップS6では、印 加パルス電圧の絶対値を変更するのではなく、印加パル ス時間の減少を図る。そして、ベリファイ電圧レベルを Vv1からVv2に更新し(ステップS7)、図5に示 す3回目に絶対値が同じゲート電圧 (Vg)、ドレイン 電圧 (Vd) の書き込みパルス電圧の印加を100 (μ SEC) で行うと(ステップS3)、図4の閾値9cは現 ベリファイ電圧レベルVv2、最終ベリファイ電圧レベ ルを満足するので動作は終了する(ステップS4、S 5)。

【0040】以上説明したように、従来の場合(図6の 点線)の閾値7aではVoに達し、オーバープログラム 不良が発生していた。しかし、本発明ではメモリセルト ランジスタの閾値がベリファイ電圧レベルV v 1 を初め て越えた時、3回目の書き込みパルス電圧の印加時間が 1回目、2回目の印加時間より減少している。このこと で、最終的に、目標とするベリファイ電圧レベルVv2 とオーバープログラムレベルV o の間で、書き込みが終 了する。

【0041】上述した2つの方法を組み合わせた、印加 パルス電圧の絶対値及び時間の減少でも同様の効果が得 られる。以下、その方法について説明する。

【0042】図7及び図8に示すように、図3と同様に 1回目、2回目のパルス電圧の選択セルへの印加によ り、それぞれ閾値10a、10bとなる。印加パルス電 圧・パルス時間減少のステップS6では、印加パルス電 圧の絶対値と印加パルス時間の両方の減少を図る。この ことで、図7に示す3回目に1回目、2回目とは絶対値 が異なるゲート電圧(Vg)、同じドレイン電圧(V d) の書き込みパルス電圧の印加を100 (μSEC) で 行うと (ステップS3)、図8の閾値10 c は現ベリフ ァイ電圧レベルVv2、最終ベリファイ電圧レベルを満 足するので動作は終了する (ステップS4、S5)。

【0043】以上説明したように、図4、図6の閾値8 c、9cよりも最終のベリファイ電圧レベルVv2に近 傍で閾値10cが停止をしている。このことで、図4、 図6の場合よりも効果的に、目標ベリファイ電圧レベル Vv2を越えて、かつオーバープログラム不良を有効に 防止しつつ書き込みが終了する。

【0044】以上のように、本実施の形態1の不揮発性

ァイ電圧レベルを2値設けることで、メモリセルトラン ジスタの閾値の変化の度合いを変えることができるの で、その結果従来の技術で発生していたオーバープログ ラム不良をなくすことができる。

10

【0045】 (実施の形態1の変形例1) 以上実施の形 態1では、書き込みパルスの絶対値を変化させる場合、 ドレイン電圧の絶対値の減少を行うことで、メモリセル トランジスタの閾値がオーバープログラムレベルレベル 以下とならないように変化の度合いを変えていたのであ るが、ドレイン電圧の代わりにゲート電圧の絶対値を変 更することでも同様の効果は得られる。以下、その方法 についての説明を行う。

【0046】変形例1では、構造的にも動作的にも実施 の形態1の図3と同じである。実施の形態1と変形例1 との違いは、図9に示すように図2のステップS6にお いて、ドレイン電圧の絶対値を下げる代わりにゲート電 圧の絶対値を下げることである。この様にすることで、 図10に示すような閾値11a、11b、11cが得ら れ、従来の場合の閾値7aのような、オーバープログラ ムレベルⅤοには達しない。

【0047】又、このゲート電圧の絶対値を減少させる ことに加えて、図11に示すような、ドレイン電圧、ゲ ート電圧の印加時間を減少させることで、図12の閾値 12a、12b、12cが得られ、閾値11cよりもべ リファイ電圧レベルVv2の近傍で停止することとな り、最終的に、より一層目標とするベリファイ電圧Vv 2の近傍で、書き込みが終了する。このことで、より一 層オーバープログラム不良を起さなくなる。

【0048】 (実施の形態1の変形例2) 以上、実施の 形態1及び変形例1で説明したように、書き込みパルス の絶対値を変化させる場合、ドレイン電圧、ゲート電圧 どちらか一方を変化させた場合でも、本発明の目的は達 成できたが、ドレイン電圧、ゲート電圧両方を変化させ たた場合でも同様な効果が得られる。

【0049】変形例2は、書き込みする際の構造的、機 能的なものは図3とは変わらず、図2のステップS6の み変わることとなる。

【0050】この場合、図13に示すように、書き込み パルスにおいてゲート電圧、ドレイン電圧の両方の絶対 値を減少する。こうすることで、図14に示すように、 閾値13a、13b、13cが得られ、従来の技術の閾 値7aがオーバープログラムレベルVoに達していたの が、Voに達することなく、Vv2とVoの間で書き込 みが終了する。

【0051】又、図15に示すように、上述したことに 加えて書き込みパルスにおけるドレイン電圧、ゲート電 圧の印加時間を減少することで、図16に示す閾値14 a、14b、14cが得られ、図14の閾値13cより もベリファイ電圧レベルV v 2 の近傍で書き込みが終了 半導体記憶装置及びその閾値制御方法によれば、ベリフ 50 する。このことで、より一層オーバープログラム不良と

(7)

30

特開平10-228786

11

はならない。

【0052】(実施の形態1の変形例3)以上、ベリファイ電圧レベルが2値の場合について説明してきたが、2値のみならず、ベリファイ電圧レベルが3値以上の場合でも本発明は適用可能である。以下、その方法についての説明を行う。

【0053】書き込みする際の構造、動作の手順は図1及び図2と差異はない。違いは、ステップS6,S7の処理を実行する回数が増えることのみである。なお、ベリファイ電圧レベル3値以上の書き込み全般に適用可能であるが、ここでは最も簡単な3値の場合に限定して説明を行うこととする。

【0054】図17及び図18に示すように、初期設定 では書き込み時間を200 (μSEC) とする (ステップ S1)。そして、書き込みするメモリセルの選択 (ステ ップS2)、パルス電圧の印加(ステップS3)を行う と閾値15aになる。その後、初期設定されたベリファ イ電圧レベルV·v1を満足するか判断をし(ステップS 4)、この場合ベリファイ電圧レベルVv1を満たすの で、次のステップに移り、Vv1が最終のベリファイ電 圧レベルであるか判断をして (ステップS5)、この場 合最終のベリファイ電圧レベルではないのでステップS 6へ移行する。ここでは、書き込みパルスにおけるドレ イン電圧の絶対値を減少し(ステップS6)、ベリファ イ電圧レベルをVv1からVv2へ更新をして (ステッ プS7)、再び書き込みパルス電圧の印加を行うと変化 割合が変わり閾値15bのようになる (ステップS 3)。その後、設定されたベリファイ電圧レベルVv2 を満足するので(ステップS4)、ステップS5へと移 り、Vv2は最終のベリファイ電圧レベルではないの で、書き込みパルス電圧(ドレイン電圧)の絶対値を更 に下げる(ステップS6)。その後、ベリファイ電圧レ ベルをVv2からVv3に更新して(ステップS7)、 パルス電圧を選択セルに印加すると、閾値15c (図1 8) のようになり、Vo以下とはならない (ステップS 3)。そして、現ベリファイ電圧レベルVv3を満足し (ステップS4)、Vv3が最終ベリファイ電圧レベル であるので書き込みが終了する(ステップS5)。

【0055】又、図19及び図20に示すように、書き込みパルスにおけるドレイン電圧、ゲート電圧両方の絶対値に加えて、印加パルス時間をも2回目、3回目で徐々に減少させた場合の閾値は、閾値16a、16b、16cになる。従来の技術の閾値7cがオーバープログラムレベルVoに達していたのが、Voに達することなく、Vv3とVoの間でしかも目標とするVv3に非常に近傍で書き込みが終了する。

【0056】以上説明した通り、ベリファイ電圧レベルが3値の場合には従来の技術で発生していたオーバープログラム不良を更に効果的に抑止することができる。なお、ここではベリファイ電圧レベル3値に限定して述べ 50

ているが、4値以上でも本発明は適用可能であり、この場合でも図18に示す閾値15a、15b,15cのように徐々に閾値の変化度合いが変わっていく。

12

【0057】以上のように、本実施の形態1の変形例3にかかる不揮発性半導体記憶装置及びその閾値制御方法によれば、ベリファイ電圧レベルを3値以上設けることで、メモリセルトランジスタの閾値の変化の度合いをベリファイ電圧レベルに達する毎に変えることができるので、その結果2値の場合にくらべより一層オーバープログラム不良をなくすことができる。

【0058】(実施の形態2)次に、この発明の実施の形態2における不揮発性半導体記憶装置及びその閾値制御方法について、図21~図30を用いて説明する。なお、本発明の実施の形態2は、図1、図2の構成をNOR型フラッシュメモリの書き込みについて適用したものであり、実施の形態1で述べたDINOR型あるいはAND型とは、書き込みパルスにおけるゲート電圧が正となる点で異なる。

【0059】図21〜図30において、奇数番の図は書き込み動作時のドレイン電圧Vd、コントロールゲート電圧Vgの印加の手順(すなわち選択セルのメモリセルトランジスタのドレイン、コントロールゲートに対する書き込みパルスの印加手順)を示す図であり、偶数番の図は書き込みパルスの印加に伴うメモリトランジスタの閾値Vthの変化をベリファイ電圧レベルVv11、Vv21(およびVv31)と共に示す図である。

【0060】NOR型フラシュメモリでは、DINOR型あるいはAND型フラッシュメモリとは異なり、書き込み動作において電子の注入をフローティングゲート104(図44)へ行っているため、選択セルの閾値電圧は増加する。従って、図2のステップS7のベリファイ電圧レベルの更新において、ベリファイ電圧レベルは順次高い値に変更される。

【0061】図2のステップS6に至るまでの動作は実施の形態1と同様である。ステップS6では、図21に示すように、書き込みパルスにおけるドレイン電圧の絶対値のみを減少して、次にベリファイ電圧レベルVv11からVv21へ更新し(ステップS7)、再び書き込みパルス電圧の印加を行う(ステップS3)。こうすることで、図22に示すように、閾値18a、18b,18cが得られ、従来の技術の閾値17がオーバープログラムレベルVo1以上に達していたものが、Vo1に達することなく、Vv21とVo1との間に正確に収まった閾値18cで書き込みが終了する。このことで、多値メモリを構成していた場合であってもオーバープログラム不良とならない。

【0062】また、ステップS6では、図23に示すように、書き込みパルスにおけるゲート電圧、ドレイン電圧の印加パルス時間を減少してもよい(ステップS

7)。この場合、図24に示すように、閾値19a、1

(8)

特開平10-228786

13

9 b、19 c が得られ、上述した場合と同様に従来の技術の閾値17がオーバープログラムレベルVo1に達していたものが、Vo1に達することなく、Vv21とVo1との間に正確に収まった閾値19 c で書き込みが終了する。

【0063】また、ステップS6では、図25に示すように、書き込みパルスにおけるゲート電圧、ドレイン電圧の印加パルス時間の減少とドレイン電圧の絶対値の減少の両方を行ってもよい。こうすることで、図26に示すように、閾値20a、20b、20cが得られ、上述した場合と同様に従来の技術の閾値17がオーバープログラムレベルVo1に達していたものが、Vo1に達することなく、Vv21とVo1との間に正確に収まった閾値20cで書き込みが終了する。

【0064】以上説明したように、図22、図24の閾値18c、19cよりも最終のベリファイ電圧レベルV v21に近傍で閾値20cが停止をしている。このことで、図22、図24の場合よりも効果的に、目標ベリファイ電圧Vv21を越えて、書き込みが終了する。

【0065】以上のように、本実施の形態2の不揮発性 半導体記憶装置及びその閾値制御方法によれば、ベリファイ電圧レベルを2値設けることで、メモリセルトラン ジスタの閾値の変化の度合いを変えることができるの で、その結果多値メモリを構成した場合に従来の技術で 発生していたオーバープログラム不良をなくすことができる。

【0066】(実施の形態2の変形例)以上、ベリファイ電圧レベルが2値存在する場合について述べてきたが、実施の形態1の変形例3の場合と同様にベリファイ電圧レベルが3値以上存在する場合にも実施の形態2に適用することが可能である。ここでは、ベリファイ電圧レベルが3値存在する場合について述べる。

【0067】図27に示すように、書き込みパルスにおいてドレイン電圧の絶対値が徐々に減少している。このようにして書き込みパルス電圧印加を行っていくと、図26の閾値22a、22b、22cとなり、書き込みが終了する。従来の場合の閾値21がオーバープログラムレベルVo1以上になっていたものが、Vo1以上とはならず、Vo1とVv3との間、閾値22cで書き込みが終了する。このことで、多値メモリにおいてオーバー 40プログラム不良を回避できる。

【0068】なお、図29及び図30に示すように、書き込みパルスにおいてドレイン電圧、ゲート電圧の両方の絶対値を減少していくと共に、印加時間を減少していってもよい。この場合には、図30のように、選択セルの閾値が、閾値23a、23b、23cとなり、書き込みが終了するので、従来の場合の閾値21bがオーバープログラムレベルVo1以上となっていたものが、Vv31とVo1との間に正確に収まって終了する。これより、多値メモリにおいてオーバープログラム不良を回避

できる。

【0069】(実施の形態3)次に、この発明の実施の形態3における不揮発性半導体記憶装置及びその閾値制御方法について、図31~図40を用いて説明する。なお、本実施の形態3は、図1、図2の構成をNAND型のフラッシュメモリの書き込みについて適用したものであり、実施の形態1、2のDINOR(AND)型、NOR型とは異なり、コントロールゲート端子のみに電圧を印加することにより書き込みを行っている。

14

【0070】図31~図40において、奇数番の図は書き込み動作時のコントロールゲート電圧Vgの印加の手順(すなわち選択セルのメモリセルトランジスタのコントロールゲートに対する書き込みパルスの印加手順)を示す図であり、偶数番の図は書き込みパルスの印加に伴うメモリトランジスタの閾値Vthの変化をベリファイ電圧レベルVv12、Vv22(およびVv32)と共に示す図である。

【0071】NAND型フラッシュメモリでは、NOR型フラッシュメモリと同等に、書き込み動作において電子の注入をフローティングゲート104(図45)へ行っているため、選択セルの閾値電圧は増加する。従って、図2のステップS7のベリファイ電圧レベルの更新において、ベリファイ電圧レベルは順次高い値に変更される。

【0072】図2のステップS6に至るまでの動作は実施の形態1と同様である。ステップS6では、図31に示すように、書き込みパルスにおけるゲート電圧の絶対値を減少して、次にベリファイ電圧レベルVv12からVv22へ更新し(ステップS7)、再び書き込みパルス電圧の印加を行う(ステップS3)。こうすることで、図32に示すように、閾値25a、25b、25cが得られ、従来の技術の閾値24がオーバープログラムレベルVo2以上に達していたものが、Vo2に達することなく、Vv22とVo2との間に正確に収まった閾値25cで書き込みが終了する。このことで、多値メモリを構成した場合であってもオーバープログラム不良とならない。

【0073】又、ステップS6では、図33に示すように、書き込みパルスにおけるゲート電圧の印加パルス時間を減少しても上述した技術的思想と同様の効果は得られる。この場合、図34に示すように、閾値26a、26b、26cが得られ、上述した場合と同様に従来の技術の閾値24がオーバープログラムレベルVo2に達していたものが、Vo2に達することなく、Vv22とVo2との間に正確に収まった閾値26cで書き込みが終了する。

【0074】さらに、ステップS6では、図35に示すように、書き込みパルスにおけるゲート電圧の印加パルス時間の減少とゲート電圧の絶対値の減少の両方を行っても良い。この場合、図36に示すように、閾値27

20

40

15

a、27b、27cが得られ、上述した場合と同様に従来の技術の閾値24がオーバープログラムレベルVo2に達していたものが、Vo2に達することなく、Vv22とVo2との間に正確に収まった閾値26cで書き込みが終了する。

【0075】以上説明したように、図32の閾値25cよりも最終のベリファイ電圧レベルVv22に近傍で閾値27cが停止をしている。このことで、図32、図34の場合よりも効果的に、目標ベリファイ電圧Vv22を越えて、書き込みが終了する。

【0076】以上のように、本実施の形態3のNAND型の不揮発性半導体記憶装置及びその閾値制御方法によれば、ベリファイ電圧レベルを2値設けることで、メモリセルトランジスタの閾値の変化の度合いを変えることができるので、その結果多値メモリを構成した場合に従来の技術で発生していたオーバープログラム不良をなくすことができる。

【0077】(実施の形態3の変形例)以上、NAND型の不揮発性半導体記憶装置及びその閾値制御方法における、ベリファイ電圧レベルが2値存在する場合について述べてきたが、ベリファイ電圧レベルが3値以上存在する場合でも本発明の目的は同様に達成できる。3値の場合について以下に説明する。

【0078】図37に示すように、書き込みパルスにおけるゲート電圧の絶対値が徐々に減少している。このようにして書き込みパルス電圧印加を行っていくと、図38の閾値29a、29b、29cとなり、書き込みが終了する。従来の場合の閾値28がオーバープログラムレベルVo2以上になっていたものが、Vo2以上とはならず、Vo2とVv32との間に正確に収まった閾値29cで書き込みが終了する。このことで、多値メモリにおいてオーバープログラム不良を回避できる。

【0079】なお、図39及び図40に示すように、書き込みパルスにおいてゲート電圧の絶対値、印加時間の両方を減少していってもよい。この場合には、図40のように、選択セルの閾値が、閾値30a、30b、30cとなり、書き込みが終了するので、従来の場合の閾値28bがオーバープログラムレベルVo2以上となっていたものが、Vv32とVo2との間に正確に収まって終了する。これより、多値メモリにおいてオーバープログラム不良を回避できる。

[0080]

【発明の効果】請求項1記載の発明によれば、メモリセルトランジスタの閾値を変化させるためのパルスを発生するパルス発生器と、メモリセルトランジスタの閾値の変化をベリファイするベリファイ電圧発生器と、メモリセルトランジスタの閾値変化時に、閾値が第1、第2のベリファイ電圧の間に入ったことに応答して、パルス電圧の絶対値、パルス時間の少なくとも一方を減少させる制御手段とを備えることで、メモリセルトランジスタの

16

書き込みあるいは消去において閾値がオーバープログラムレベルに達する前に、閾値の変化度合いを変えることができ、メモリセルトランジスタの書き込み及び消去の両動作においてオーバープログラムビットの発生を抑制できる不揮発性半導体記憶装置を提供できるという効果がある。

【0082】請求項3記載の発明によれば、制御手段によるパルス電圧の絶対値、パルス時間の少なくとも一方の減少を、メモリセルトランジスタのドレインに印加されるパルスについて行うことで、書き込み、消去時にドレイン電圧を印加するDINOR (AND)型、NOR型、NAND型フラッシュメモリにおいて閾値の制御を行うことができオーバープログラムビットの発生を抑制できるという効果がある。

【0083】請求項4記載の発明によれば、制御手段によるパルス電圧の絶対値、パルス時間の少なくとも一方の減少を、メモリセルトランジスタのコントロールゲートに印加されるパルスについて行うことで、書き込み、消去時にゲート電圧を印加するDINOR (AND)型、NOR型フラッシュメモリにおいて閾値の制御を行うことができオーバープログラムビットの発生を抑制できるという効果がある。

【0084】請求項5記載の発明によれば、制御手段によるパルス電圧の絶対値、パルス時間の少なくとも一方の減少を、メモリセルトランジスタのドレイン及びコントロールゲートに印加されるパルスについて行うことで、書き込み、消去時にドレイン及びゲート電圧を印加するDINOR(AND)型、NOR型フラッシュメモリにおいて閾値の制御を行うことができオーバープログラムビットの発生を抑制できるという効果がある。

【0085】請求項6記載の発明によれば、メモリセルトランジスタの閾値の変化をベリファイしながら閾値を第1の変化割合で変化させる第1のステップと、第1のステップにおいて閾値が第1、第2のベリファイ電圧の間に入ったことに応答して、閾値の変化をベリファイしつつ閾値を第1の変化割合よりも緩やかな第2の変化割50合で変化させる第2のステップとを備えることで、メモ

17

リセルトランジスタの書き込みあるいは消去において関値がオーバープログラムレベルに達する前に、関値の変化割合を変え、メモリセルトランジスタの書き込み及び消去の両動作においてオーバープログラムビットの発生を抑制できる不揮発性半導体記憶装置の関値制御方法を提供できるという効果がある。

【0086】請求項7記載の発明によれば、閾値がそれぞれ第1と第2のベリファイ電圧の間、第3と第4のベリファイ電圧の間、・・・第(n-1)と第nのベリファイ電圧の間に入る毎に、閾値の変化割合を順次緩やか 10な変化割合にすることで、メモリセルトランジスタの書き込み及び消去において、閾値がオーバープログラムレベルに達する前に、閾値の変化割合を変えることができ、メモリセルトランジスタの書き込み及び消去の両動作においてオーバープログラムビットの発生を抑制できる不揮発性半導体記憶装置の閾値制御方法を提供できるという効果がある。

【0087】請求項8記載の発明によれば、閾値の変化割合の変更を、書き込みあるいは消去パルス電圧の絶対値及びパルス時間の少なくとも一方の減少で行うことで、種々の不揮発性半導体記憶装置においても、閾値の変化割合を変えることができ、メモリセルトランジスタの書き込み及び消去の両動作においてオーバープログラムビットの発生を抑制できる不揮発性半導体記憶装置の閾値制御方法を提供できるという効果がある。

【図面の簡単な説明】

【図1】 この発明の実施の形態1~3に係る不揮発性 半導体記憶装置の回路構成を示すブロック図である。

【図2】 この発明の実施の形態1~3に係る不揮発性 半導体記憶装置の閾値制御方法の動作手順を示すフロー チャートである。

【図3】 この発明の実施の形態1に係る不揮発性半導体記憶装置のドレイン電圧、ゲート電圧の印加シーケンスを示す図である。

【図4】 この発明の実施の形態1に係る不揮発性半導体記憶装置の閾値の変化を表すグラフである。

【図5】 この発明の実施の形態1に係る不揮発性半導体記憶装置のドレイン電圧、ゲート電圧の印加シーケンスを示す図である。

【図6】 この発明の実施の形態1に係る不揮発性半導 40 体記憶装置の閾値の変化を表すグラフである。

【図7】 この発明の実施の形態1に係る不揮発性半導体記憶装置のドレイン電圧、ゲート電圧の印加シーケンスを示す図である。

【図8】 この発明の実施の形態1に係る不揮発性半導体記憶装置の閾値の変化を表すグラフである。

【図9】 この発明の実施の形態1に係る不揮発性半導体記憶装置のドレイン電圧、ゲート電圧の印加シーケンスを示す図である。

【図10】 この発明の実施の形態1に係る不揮発性半 50

導体記憶装置の閾値の変化を表すグラフである。

【図11】 この発明の実施の形態1に係る不揮発性半 導体記憶装置のドレイン電圧、ゲート電圧の印加シーケ ンスを示す図である。

18

【図12】 この発明の実施の形態1に係る不揮発性半 導体記憶装置の閾値の変化を表すグラフである。

【図13】 この発明の実施の形態1に係る不揮発性半 導体記憶装置のドレイン電圧、ゲート電圧の印加シーケ ンスを示す図である。

0 【図14】 この発明の実施の形態1に係る不揮発性半 導体記憶装置の閾値の変化を表すグラフである。

【図15】 この発明の実施の形態1に係る不揮発性半 導体記憶装置のドレイン電圧、ゲート電圧の印加シーケ ンスを示す図である。

【図16】 この発明の実施の形態1に係る不揮発性半 導体記憶装置の閾値の変化を表すグラフである。

【図17】 この発明の実施の形態1に係る不揮発性半 導体記憶装置のドレイン電圧、ゲート電圧の印加シーケ ンスを示す図である。

20 【図18】 この発明の実施の形態1に係る不揮発性半 導体記憶装置の閾値の変化を表すグラフである。

【図19】 この発明の実施の形態1に係る不揮発性半 導体記憶装置のドレイン電圧、ゲート電圧の印加シーケ ンスを示す図である。

【図20】 この発明の実施の形態1に係る不揮発性半 導体記憶装置の閾値の変化を表すグラフである。

【図21】 この発明の実施の形態2に係る不揮発性半 導体記憶装置のドレイン電圧、ゲート電圧の印加シーケ ンスを示す図である。

30 【図22】 この発明の実施の形態2に係る不揮発性半 導体記憶装置の閾値の変化を表すグラフである。

[図23] この発明の実施の形態2に係る不揮発性半 導体記憶装置のドレイン電圧、ゲート電圧の印加シーケ ンスを示す図である。

【図24】 この発明の実施の形態2に係る不揮発性半 導体記憶装置の閾値の変化を表すグラフである。

【図25】 この発明の実施の形態2に係る不揮発性半 導体記憶装置のドレイン電圧、ゲート電圧の印加シーケ ンスを示す図である。

40 【図26】 この発明の実施の形態2に係る不揮発性半 導体記憶装置の閾値の変化を表すグラフである。

【図27】 この発明の実施の形態2に係る不揮発性半 導体記憶装置のドレイン電圧、ゲート電圧の印加シーケ ンスを示す図である。

【図28】 この発明の実施の形態2に係る不揮発性半 導体記憶装置の閾値の変化を表すグラフである。

【図29】 この発明の実施の形態2に係る不揮発性半 導体記憶装置のドレイン電圧、ゲート電圧の印加シーケ ンスを示す図である。

【図30】 この発明の実施の形態2に係る不揮発性半

19

導体記憶装置の閾値の変化を表すグラフである。

【図31】 この発明の実施の形態3に係る不揮発性半 導体記憶装置のゲート電圧の印加シーケンスを示す図で ある。

【図32】 この発明の実施の形態3に係る不揮発性半 導体記憶装置の閾値の変化を表すグラフである。

【図33】 この発明の実施の形態3に係る不揮発性半 導体記憶装置のゲート電圧の印加シーケンスを示す図で ある。

【図34】 この発明の実施の形態3に係る不揮発性半 導体記憶装置の閾値の変化を表すグラフである。

【図35】 この発明の実施の形態3に係る不揮発性半 導体記憶装置のゲート電圧の印加シーケンスを示す図で ある。

[図36] この発明の実施の形態3に係る不揮発性半 導体記憶装置の閾値の変化を表すグラフである。

【図37】 この発明の実施の形態3に係る不揮発性半 導体記憶装置のゲート電圧の印加シーケンスを示す図で ある。

[図38] この発明の実施の形態3に係る不揮発性半 遵体記憶装置の閾値の変化を表すグラフである。 20

【図39】 この発明の実施の形態3に係る不揮発性半 導体記憶装置のゲート電圧の印加シーケンスを示す図で ある。

【図40】 この発明の実施の形態3に係る不揮発性半 導体記憶装置の閾値の変化を表すグラフである。

【図41】 従来の技術のDINOR型の不揮発性半導体記憶装置の書き込み動作を説明する断面図である。

【図42】 従来の技術の不揮発性半導体記憶装置の閾値の変化を表すグラフである。

0 【図43】 従来の技術の不揮発性半導体記憶装置の閾 値の変化を表すグラフである。


【図44】 従来の技術のNOR型の不揮発性半導体記憶装置の書き込み動作を説明する断面図である。

【図45】 従来の技術のNAND型の不揮発性半導体 記憶装置の書き込み動作を説明する断面図である。

【符号の説明】


1 モード制御回路、2 シーケンスコントローラ、3 可変書き込み/消去ベリファイ電圧発生器、4 可変書き込み/消去パルス発生器、5 コラムデコーダ(センスアンプ)、6 メモリセルアレイ、7 ロウデコーダ。


【図1】




(12)

【図2】







[図3]




### 【図5】




【図7】




[図8]




【図9】




【図10】









## 【図13】




## 【図15】




[図12]




【図14】



【図16】




【図18】




(15)

特開平10-228786


【図17】




【図19】




[図20]




【図21】




[図22]




[図23]









## [図26]




[図28]




【図30】




### 【図25】




【図27】




【図29】









## 【図33】




【図35】




[図37]




【図38】




### 【図32】



【図34】



【図36】



【図39】

